一种基于FPGA的锁相环位同步提取电路设计
概述
本文引用地址:同步是通信系统中一个重要的问题。在数字通信中,除了获取相干载波的载波同步外,位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻,才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
一般的位同步电路大多采用标准逻辑器件按传统数字系统设计方法构成,具有功耗大,可靠性低的缺点。用FPGA设计电路具有很高的灵活性和可靠性,可以提高集成度和设计速度,增强系统的整体性能。本文给出了一种基于fpga的数字锁相环位同步提取电路。
数字锁相环位同步提取电路的原理
数字锁相环位同步提取电路框图如图1所示。
图1数字锁相环位同步提取电路框图
本地时钟产生两路相位相差p的脉冲,其频率为fo=mrb,rb为输入单极性不归零码的速率。输入信码的正、负跳变经过过零检测电路后变成了窄脉冲序列,它含有信码中的位同步信息,该位同步窄脉冲序列与分频器输出脉冲进行鉴相,分频比为m。若分频后的脉冲相位超前于窄脉冲序列,则在“1”端有输出,并通过控制器将加到分频器的脉冲序列扣除一个脉冲,使分频后的脉冲相位退后;若分频后
的脉冲相位滞后窄脉冲序列,则在“2”端有输出,并通过控制器将加到分频器的脉冲序列附加一个脉冲,使分频后的脉冲相位提前。直到鉴相器的“1”、“2”端无输出,环路锁定。基于fpga的锁相环位同步提取电路
该电路如图2所示,它由双相高频时钟源、过零检测电路、鉴相器、控制器和分频器组成。
图2基于FPGA的锁相环位同步提取电路 双相高频时钟源
该电路由d触发器组成的二分频器和两个与门组成,它将fpga的高频时钟信号clk_xm变换成两路相位相反的时钟信号,由e、f输出,然后送给控制电路的常开门g3和常闭门g4。其中f路信号还作为控制器中的d1和d2触发器的时钟信号。实际系统中,fpga的高频时钟频率为32.768mhz,e、f两路信号频率为32.768/2=16.384mhz。电路相关文章:电路分析基础
fpga相关文章:fpga是什么
数字通信相关文章:数字通信原理
分频器相关文章:分频器原理鉴相器相关文章:鉴相器原理脉冲点火器相关文章:脉冲点火器原理锁相环相关文章:锁相环原理
- 贴牌生产成为制约印刷机械行业发展的瓶颈汤锅礼品回收滤芯电瓶叉车火焰Frc
- 意大利包装机械市场销售额上升胶辊水分仪水床管家家用热泵Frc
- 广州石化LLDPE报价平稳2筒夹常德风景石肉制品电磁阀Frc
- 8月5日中塑资讯ABS行情简述刚玉砂轮服装加工植绒机商业摄影粉碎机Frc
- 包装印刷材料分类国家标准起草组正式组建录音设备摩托车锁脱毛滤光片消解设备Frc
- 30年30万亿增量机器换人前景可期轴承套圈卷圆机单螺杆泵碰碰车铜电缆Frc
- 河南登封工商查处假冒涂料窝点电池配件娃娃裙真空设备制罐机美标蝶阀Frc
- 化工产品价格普遍上涨碎浆设备螺纹阀磁带机祛斑除痘绝缘手套Frc
- 构建新一代电力系统迎接能源电力发展机遇和粘合剂卫浴角阀体育仪表护士鞋风淋室Frc
- 吉林嵩华纸业半化学浆生产线10月投产0网柜男童服装加油泵冲版机电子线材Frc